DZ-15中間繼電器延時(shí)電路的核心IC是由14位二進(jìn)制串行計(jì)數(shù)器/分頻器構(gòu)成,IC內(nèi)部由振蕩器和14級(jí)分頻器組成,振蕩器部分可由電阻Rt和電容Cr構(gòu)成振蕩器,產(chǎn)生固定的振蕩頻率,主振產(chǎn)生的矩形波可進(jìn)入14級(jí)分頻器,并通過(guò)10個(gè)輸出端得到不同的分頻系數(shù)(分頻zui小可得到16分頻Q4,zui大可得到16384分頻Q14),便可得到所需的定時(shí)控制。待分頻延時(shí)到達(dá)后,輸出端的高電平使驅(qū)動(dòng)電路三極管導(dǎo)通工作,從而使執(zhí)行繼電器工作,相應(yīng)的延時(shí)觸點(diǎn)對(duì)所需外圍線路進(jìn)行定時(shí)控制,IC振蕩也隨輸出的高電平經(jīng)V6使之停振。發(fā)光管V1也隨繼電器同時(shí)工作,起到延時(shí)到達(dá)指示。
集成的公共清零端Cr(12腳)在電路上電的同時(shí)由C4、R3組成的微分電路上產(chǎn)生瞬間尖脈沖,使計(jì)數(shù)器的輸出端復(fù)位清零,并同時(shí)使振蕩停振。待上電瞬間結(jié)束后,振蕩器開(kāi)始振蕩工作,電路即進(jìn)入分頻延時(shí)工作狀態(tài)。
振蕩器參數(shù)設(shè)置
振蕩頻率f與RC有以下近似關(guān)系f=1/2.2Rt•Cr(Vdd=10V)。如考慮振蕩器的穩(wěn)定性,減少由于器件參數(shù)的差異而引起的振蕩周期的變化Rs>Rt(Rs=10Rt時(shí),振蕩周期基本上不隨Vdd的變化而變化)為保證振蕩能可靠起振。在選擇Rt與Ct時(shí)應(yīng)注意其條件,Rt>1KΩ•Cr>1000Pf,否則很難保證振蕩電路可靠起振。
在實(shí)際使用的DZ-15中間繼電器,往往需要控制時(shí)間連續(xù)可調(diào),為保證時(shí)間可調(diào),則振蕩回路Rt可選擇線性較好X型可調(diào)電位器。延時(shí)電容可選擇穩(wěn)定性好的CBB聚丙烯電容,DZ-15中間繼電器標(biāo)牌延時(shí)刻度可根據(jù)所選擇的可調(diào)電位器機(jī)械行程的偏轉(zhuǎn)角度來(lái)定,從而使設(shè)定時(shí)間值(標(biāo)牌刻度示值)與實(shí)際延時(shí)值相吻合,以減少整定誤差。
譬如要設(shè)置10s,可將Rt選擇,1MΩ可調(diào)電位器,Ct可選擇104pF,輸出分頻端從15腳Q10引出,則zui大
延時(shí)值為11S,因集成是在時(shí)鐘脈沖下降沿的作用下作增量計(jì)數(shù),則zui大延時(shí)時(shí)間Tmax=2n-1•t=210-1•2•2•RtCt=29•2•2•106×104×10-12=11s。
當(dāng)4060集成振蕩器部分也可配晶振,使之構(gòu)成典型的晶體振蕩器,在此就不多加贅述。
該芯片采用CMOS工藝,具有微功耗,抗干擾能力強(qiáng)(內(nèi)部采用硬件編程),外配石英振蕩器,多種時(shí)基選擇,具有通電延時(shí)和間隔定時(shí)兩種工作模式。四位延時(shí)整定,具有BCD碼輸出,可配譯碼器LED數(shù)碼管驅(qū)動(dòng)顯示延時(shí)時(shí)間。具有延時(shí)精度高、顯示直觀、延時(shí)整定方便等優(yōu)點(diǎn)?,F(xiàn)有逐步替代常規(guī)的CMOS計(jì)時(shí)分頻集成電路的趨勢(shì)。
在芯片OSC1、OSC2、OSC3外接晶振以及電阻構(gòu)成并聯(lián)晶體振蕩器產(chǎn)生32768Hz主脈沖,主脈沖分別進(jìn)入芯片內(nèi)置的時(shí)序電路和分頻器時(shí)基選擇電路,使之產(chǎn)生時(shí)序脈沖,并在P1、P2、P3、P4輸出BCD碼,P5產(chǎn)生相應(yīng)的秒脈沖。P5產(chǎn)生的秒脈沖在配相應(yīng)的元器件后可反映時(shí)間繼電器的工作狀態(tài),當(dāng)延時(shí)來(lái)到時(shí),秒脈沖可使線路的LED發(fā)光管處于閃爍狀態(tài),待延時(shí)到達(dá)后,LED為常亮狀態(tài),而在此時(shí),D1、D2、D3、D4產(chǎn)生位置顯示掃描脈沖以及時(shí)基脈沖。
時(shí)間設(shè)置可通過(guò)SA1、SA2、SA3、SA4撥碼開(kāi)關(guān)進(jìn)行個(gè)、十、百、千的“8、4、2、1”設(shè)定至芯片寄存器中,以備在芯片內(nèi)部比較電路中進(jìn)行比較。K3與K4分別可設(shè)定工作模式和時(shí)基選擇,并將設(shè)定輸入到芯片內(nèi)部工作模式寄存器和時(shí)基寄存器中,在芯片外部配相應(yīng)的電源和7段鎖存譯碼驅(qū)動(dòng)器,則可顯示延時(shí)值。當(dāng)延時(shí)顯示值與撥碼設(shè)定值相吻合后,芯片內(nèi)部所設(shè)定的比較電路工作使芯片12端OUT輸出高電平來(lái)驅(qū)動(dòng)三極管V1導(dǎo)通,從而使執(zhí)行繼電器吸合工作,延時(shí)觸頭對(duì)外圍線路進(jìn)行控制。
另外,該芯片有7種時(shí)基供選擇,分別由D1、D2、D3與P5構(gòu)成相應(yīng)的二進(jìn)制碼來(lái)進(jìn)行設(shè)定。設(shè)定選擇時(shí)基可用符合下述二進(jìn)制碼的特制撥碼開(kāi)關(guān)完成,以方便用戶的時(shí)基選擇。如用戶有特殊需求,片1腳GATE還具有累加計(jì)時(shí)功能,1腳在低電平時(shí)分頻器連續(xù)工作,當(dāng)接入高電平時(shí)計(jì)數(shù)器分頻器暫停工作。當(dāng)外接2變成低電平后,計(jì)時(shí)顯示又可在原計(jì)時(shí)顯示基礎(chǔ)上累加計(jì)時(shí),從而可實(shí)現(xiàn)累加計(jì)時(shí)功能。在工作原理圖中開(kāi)關(guān)K2可實(shí)現(xiàn)此功能。
K3為工作模式選擇,當(dāng)K3接通時(shí),DZ-15中間繼電器的工作模式為間隔定時(shí),也就是當(dāng)DZ-15中間繼電器接通工作電源后,芯片OUT輸出端先輸出高電平,致使內(nèi)部執(zhí)行繼電器工作,待所設(shè)定的延時(shí)到達(dá)后OUT無(wú)高電平輸出,執(zhí)行繼電器釋放;如K3不接通,DZ-15中間繼電器為常規(guī)的通電延時(shí)型,
工作狀態(tài)與間隔定時(shí)相反。
總之,針對(duì)DZ-15中間繼電器的工作特點(diǎn)而研制的時(shí)間芯片有其多時(shí)基選擇、時(shí)間預(yù)置方便、顯示直觀、時(shí)間整定誤差小等優(yōu)點(diǎn),是常規(guī)的CMOS計(jì)數(shù)分頻集成電路無(wú)法來(lái)實(shí)現(xiàn)的。
2026杭州國(guó)際人形機(jī)器人與機(jī)器人技術(shù)展覽會(huì)
展會(huì)城市:杭州市展會(huì)時(shí)間:2026-05-14